CD4000/74系列数字集成电路简介

  VIH(min)--为能保证电路处于导通状态的最小输入(高)电平;

  其中:VOH(min)--门电路输出高电平VOH的下限值;

  IOL(max)—门电路带灌电流负载的能力,或称吸电流能力;

  

  IOH(max) ≥ IIH

  

  74系列的种类与特征

  (3) 所有未被应用之输入接脚,必需将之连接于VDD( )或VSS(GND),否则将使组件特性改变,且可能增大耗用电流。

  当74系列或74LS系列TTL电路驱动CD4000系列或74HC系列CMOS电路时,不能直接驱动,因为74系列的TTL电路VOH(min)=2.4V,74LS系列的TTL电路VOH(min)=2.7V,CD4000系列的CMOS电路VIH(min)=3.5V,74HC系列CMOS电路VIH(min)=3.15V,显然不满足VOH(min) ≥ VIH(min)

  (1) 输入电压绝不可超过VDD值,但对4049及4050为例外。

  图2 集电极开路与非门

  VOH(min) ≥ VIH(min)

  集电极开路门和三态门是两种特殊的TTL电路,它们允许把输出端互相连在一起使用。

  注:XX处一般为2~3位数的数字,各代表同一功能。在CMOS逻辑IC有加入4位数的数字

  数字系统中,有时需把两个或两个以上集成逻辑门的输出端连接起来,完成一定的逻辑功能。普通TTL门电路的输出端是不允许直接连接的。图1示出了两个TTL门输出短接的情况,为简单起见,图中只画出了两个与非门的推拉式输出级。设门A处于截止状态,若不短接,输出应为高电平;设门B处于导通状态,若不短接,输出应为低电平。在把门A和门B的输出端作如图1所示连接后,从电源Vcc经门A中导通的T4、D3和门B中导通的 T5到地,有了一条通路,其不良后果为:图1 不正常情况:普通TTL门电路输出端短接

  你知道吗?对电路而言,你的身体好像一个100pF 的电容和一个几M的电阻。在较干燥的天气,静电可以把你充电到10kV,是的!不要怀疑,一万伏特的电压在你身上。空气的游离(崩溃)电压约10kV/cm,有时候手指碰到门把前所产生的火花就是静电使空气游离所导致的。而MOS 闸极的崩溃电压只有不到100 伏特。 MOS 组件在运送或储藏时,必须插在导电的泡棉或装在导电的袋子中。你也必须小心烙铁和桌上的静电,常将你自己的身体和处理的电路接地(你和地间最好串接一个1MW的电阻)。有一些MOS 组件会有闸极保护电路的设计,虽然会使得特性表现差一点,但被静电烧坏的机率却小很多。有时候,你买到的FET引脚上有保护的金属线或导电橡皮筋,要到FET 装在电路后才能拆掉。

  IOL(max) ≥ IIL

  集电极开路门(Open-Collector Gate),简称OC门。它可以看成是图1所示的TTL与非门输出级中移去了T4、D3部分。集电极开路与非门的电路结构与逻辑符号如图2所示。必须指出:OC门只有在外接负载电阻Rc和电源Ec后才能正常工作,如图中虚线所示。

  即把两个集电极开路与非门的输出相与(称为线与),完成与或非的逻辑功能。0C门主要有以下三方面的应用:

  VOL(max) --门电路输出低电平VOL的上限值;

  CD4000/74系列是逻辑IC中使用最多的。74系列原来可以说是TTL的代名词,目前,由于CMOS型的74系列也有很多种类做出,在许多高速的逻辑系统中, 几乎仅有可能使用CMOS的74系列设计。

  (1)输出电平既非高电平,也非低电平,而是两者之间的某一值,导致逻辑功能混乱。

  对MOS/CMOS IC,应注意:

  图4 TTL(OC)门驱动CMOS电路的电平转换

  1.集电极开路门(OC门)

  无论是用TTL电路驱动CMOS电路还是用CMOS电路驱动TTL电路,驱动门必须能为负载门提供合乎标准的高、低电平和足够的驱动电流,即必须同时满足下列四式:

  图1 不正常情况:普通TTL门电路输出端短接

  74系列的各种形式如表1所示

  TTL型 IC编号 VOHVIHVOLVIL传递延迟 功率消耗 标准型 74XX 2.4V 2.0V 0.4V 0.8V 9ns 10mW 低功率型 74LXX 2.4V 2.0V 0.3V 0.8V 33 ns 1 mW 高速型 74HXX 2.4V 2.0V 0.4V 0.8V 6 ns 23 mW 萧特基型 74SXX 2.7V 2.0V 0.5V 0.8V 3 ns 23 mW 低功率萧特基型 74LSXX 2.7V 2.0V 0.5V 0.8V 9.5 ns 2 mW 高级萧特基型 74ASXX 3.0V 2.0V 0.5V 0.8V 1.5 ns 8 mW 高级低功率萧特基型 74ALSXX 3.0V 2.0V 0.4V 0.8V 4 ns 1.2 mW CMOS型 早期CMOSCD40XX CD45XX 0.01 mW 第一个以CMOS设计而接脚与TTL兼容的CMOS 版本74Cxx 3.5V 0.1V 1.5V 7 ns 0.01 mW 与TTL引脚相容以高速CMOS做的IC74HCxx 4.9V 3.5V 0.1V 1.5V 7 ns 0.01 mW 与TTL引脚相容高速CMOS74HCTxx 4.9V 2.0V 0.1V 0.8V 8 ns 0.01 mW 与TTL引脚,电性能兼容高速CMOS,设计用来与74ALS竞争74ACxx4.9V 3.5V 0.1V 1.5V 6 ns 0.01 mW 与TTL引脚,电性能不兼容高性能CMOS74ACTxx4.9V 3.5V 0.1V 1.5V 6 ns 0.01 mW 与TTL引脚不兼容,但电性能相同

  

  

  (2)上述通路导致输出级电流远大于正常值(正常情况下T4和T5总有一个截止),导致功耗剧增,发热增大,可能烧坏器件。

  (1) 实现电平转换图3 OC门的线与应用

  由两个集电极开路与非门(0C)输出端相连组成的电路如图3所示,它们的输出:

  最简单的解决方法是在TTL电路的输出端与电源之间接入上拉电阻Rc,如图4所

  静电问题:

  VIL(max) --为能保证电路处于截止状态的最大输入(低)电平。

  IIL -- 输入低电平时流出输入端的电流。

  

  表1 74系列的数字符IC的种类与区别

  使用的问题:

  (4) 当组件尚未接入工作电压时,绝不可将输入信号接至该CMOS信号输入引脚上。

  驱动门 负载门

  VOL(max) ≤ VIL(max)

  图3 OC门的线与应用

  IIH — 输入高电平时流入输入端的电流;

  IOH(max)--门电路带拉电流负载的能力,或称放电流能力;

  (2) 如可能的话,避免应用慢速之上升及下降时间之输入信号,此举将使组件耗用功率增大;上升时间大于15us以上之输入信号为最佳。

alter table  `tablename` modify  `column` timestamp not null   default current_timestamp;

posted @ 18-09-06 03:22 作者:admin 点击量:

powered by 日升华庭 @2014 RSS地图 html地图

Copyright 站群系统 © 2012-2013 365建站器 版权所有